Cela vous intéressera aussi

RISC-V est une architecture de jeu d'instructions ou ISA. Les ISA les plus répandus sont x86x86 et ARMARM, les processeurs qui les utilisent équipant la majorité des appareils électroniques modernes. Des systèmes plus anciens comme Sparc et VAX ont fait les grandes heures de l'informatique dans les années 80 et 90 avec les premiers microprocesseursmicroprocesseurs comme le Z80 et le 6502.

Il faut savoir que les ISA sont des propriétés intellectuelles qui font l'objet d'une licence. Ainsi, un fabricant, comme Apple ou Qualcomm, qui souhaite concevoir un processeur compatible ARM doit obtenir une licence d'ARM Ltd, propriétaire de l'ISA.

RISC-V, une architecture tout droit venue du monde académique

Prononcé « risk-five », RISC-V est un ISA basé sur les principes du RISC (reduced instruction set computer). Contrairement à la plupart des autres conceptions ISA, RISC-V fait figure d'exception et est fourni sous une licence open sourceopen source dont l'utilisation est gratuite. Le projet a démarré en 2010 à l'Université de Californie, Berkeley, avec des contributeurs bénévoles non affiliésaffiliés à l'université.

Le logo de la Fondation. © Risc-V International
Le logo de la Fondation. © Risc-V International

Afin de donner au projet une stabilité et de le rendre attractif pour les utilisateurs commerciaux, une Fondation RISC-V officielle a été constituée pour posséder, maintenir et publier la définition du RISC-V. Elle a récemment été rebaptisée RISC-V International, dont le siège est en Suisse. D'un point de vue technique, le RISC-V n'intègre pas de fonctionnalités innovantes. Il suit les principes établis du RISC et utilise une architecture de stockage de charge. L'avantage de cette approche est qu'elle ne viole aucun brevet connu.

La Fondation RISC-V International, qui siège en Suisse, a pour objectif de donner plus de stabilité au projet afin de le rendre plus attractif auprès des entreprises et des institutions. D'un point de vue technique, le RISC-V innove peu. Il suit les principes établis du RISC et utilise une architecture de stockage de charge. L'avantage de cette approche est qu'elle ne viole aucun brevet connu.

Comme beaucoup d'autres ISA, RISC-V présente des variantes 32 bits et 64 bits. Cela lui permet de cibler des architectures allant des petits microcontrôleurs embarqués aux ordinateurs personnels de bureau et aux superordinateurs équipés de processeurs vectoriels. RISC-V est pris en charge par un certain nombre de compilateurs de langage, y compris la GNU Compiler Collection (GCC), un compilateur de logiciels libreslogiciels libres très populaire, et par le système d'exploitationsystème d'exploitation Linux (32 et 64 bits).