Sciences

PCMOS : une nouvelle architecture pour réduire la consommation des circuits

ActualitéClassé sous :recherche , CMOS , PCMOS

Diminuer d'un facteur 500 ou plus la consommation d'énergie des composants électroniques est une promesse qui intéresse plus d'un fabriquant de semiconducteurs.

Note : les Bulletins Electroniques (BE) sont un service ADIT et sont accessibles gratuitement sur www.bulletins-electroniques.com

Ce sont en effet les résultats de simulations récemment obtenus par une équipe de chercheurs du Georgia Institute of Technology dirigée par le Dr. Krishna Palem. Ces travaux portent sur une nouvelle architecture basée sur une approche probabiliste de la technologie CMOS : Probabilistic Complementary Metal Oxide Silicon (PCMOS). Les résultats présentés le 9 mars à Munich en Allemagne lors de la conférence, Design Automation and Test In Europe, ont confirmé des gains d'énergie d'environ 560 fois supérieur aux circuits de même type en technologie CMOS.

Cette nouvelle technologie PCMOS, qui utilise actuellement un procédé de fabrication à 0.25µm, tire profit du bruit inhérent aux circuits électroniques et l'emploie comme source d'énergie pour réaliser des architectures plus performantes. Le bruit introduit bien sûr de la distorsion mais, compte tenu de la sensibilité humaine, dans de nombreuses applications comme la voix sur téléphone portable ou la vidéo, l'utilisateur n'y est que très peu sensible. A l'inverse de la distorsion, l'autonomie des appareils portable est un critère de choix pour de nombreux utilisateurs.

L'équipe du professeur Krishna Palem travaille actuellement sur l'utilisation de la technologie PCMOS pour développer des générateurs de données aléatoires. En utilisant les procédures de test définies par le National Institute of Standards and Technology (NIST), les chercheurs du Georgia Tech montrent que la technologie PCMOS est plus performante que la technologie CMOS en terme de qualité des séquences aléatoires générées.

Dans les prochains mois, les chercheurs vont développer des architectures de type PSoC (Probabilistic System on Chip) pour des applications spécifiques de traitement de signaux vidéo ou audio (DSP). Krishna Palem estime que neuf mois seront nécessaires avant la validation de ces nouveaux circuits.

Par Raphaël Allègre

Cela vous intéressera aussi