Tech

Mémoire vive ultrapide : un téra-octet par seconde en 2010 ?

ActualitéClassé sous :informatique , rambus , RDRam

RamBus esquisse une technologie de mémoire vive avec l'objectif d'atteindre un débit de 1 To/s, environ cent fois plus élevé que les mémoires actuelles. Une évolution indispensable face à la multiplication des cœurs dans les processeurs.

Au Japon, RamBus vient de présenter aujourd'hui un prototype de mémoire rapide reposant sur une nouvelle technologie de bus. Déjà connu pour sa RDRam, plus rapide que les SDRam classiques - mais qui n'a pas rencontré un gros succès commercial -, ce fabricant américain entend changer de braquet en mariant plusieurs solutions techniques dans son projet baptisé Terabyte Bandwidth Initiative (TBI, initiative pour une bande passante de 1 téra-octet). Passer à 1 To/s (téra-octet par seconde), soit 1.024 Go/s, représenterait un gain très net puisque les mémoires de nos ordinateurs plafonnent entre 4 et 10 Go/s.

Les mémoires SDRam actuelles sont dites DDR, pour Double Data Rate : à chaque cycle d'horloge, deux bits sont expédiés sur le bus (cet ensemble de connecteurs reliant le processeur et la mémoire), au lieu d'un seul sur la précédente génération. RamBus avait déjà poussé ce principe plus loin avec sa XDR capable d'injecter 8 bits (soit 1 octet) au cours d'un seul cycle d'horloge. Il suffit de faire encore mieux. C'est la première étape de ce projet TBI, qui monte à 32 bits, soit 4 octets, le nombre d'informations transportées en un cycle.

A chaque cycle de l'horloge, la mémoire de Rambus envoie 32 bits de données, contre 2 dans une DDR traditionnelle. Crédit RamBus/The Inquirer

Parallélisme

RamBus utilise une technique de bus qu'il dénomme FlexLink C/A, véhiculant sur un même lien et à haute vitesse les informations d'adresse et de commande. Avec une fréquence de 500 MHz, le prototype montré par RamBus, gravé en 65 nanomètres, atteint 64 Go par seconde.

C'est en multipliant les circuits que RamBus espère grimper au téra-octet par seconde, grâce notamment à une autre technique maison, Flexphase. Connue depuis plusieurs années, elle fait voyager les données de manière asynchrone sur des bus parallèles. L'objectif sera atteint avec 16 puces de mêmes performances que le prototype et travaillant en parallèle. Sur le papier, on parvient bien à 1.024 Go/s.

Reste à fabriquer ce circuit mémoire... Selon RamBus, pour résister à des fréquences aussi élevées, il ne pourra être réalisé qu'avec une finesse de gravure de 32 nanomètres ou moins. C'est à l'horizon 2010, ou 2011, que la société américaine espère que sa mémoire de nouvelle génération de mémoire pourra devenir commercialement exploitable... Quelles que soient les techniques employées, il faudrait bien, à cette époque, avoir drastiquement augmenté la performance des mémoires. Elles auront en effet en face d'elles des processeurs à cœurs multiples (10, 20, 80 ...) qui les bombarderont de données. Sans amélioration notable, elles deviendraient un boulet pour nos futurs ordinateurs...

Cela vous intéressera aussi